PAT-NO:

JP405055278A

DOCUMENT-IDENTIFIER: JP 05055278 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

March 5, 1993

INVENTOR-INFORMATION:

NAME

NISHINO, TOMONORI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SONY CORP

N/A

APPL-NO:

JP03211207

APPL-DATE:

August 23, 1991

INT-CL (IPC): H01L021/56, H01L021/304, H01L021/78,

H01L021/321 , H01L023/12

, H01L023/28

US-CL-CURRENT: 438/140, 438/FOR.387

ABSTRACT:

PURPOSE: To improve handling operability of a semiconductor chip in a manufacturing step while reducing in thickness of the chip itself irrespective of the size of a semiconductor wafer and to obtain a small-sized thin semiconductor device.

CONSTITUTION: A semiconductor wafer 1 is reduced in thickness while forming a resin film 3 in a protective reinforcing plate, protrusion electrodes 5 protrude from the film 3 on a semiconductor chip 2 as an external connection terminal, and the film 3 is so cut as to be the same in size as the chip 2. Thus, a semiconductor device having high reliability, easy handling, small size and thickness, is obtained.

COPYRIGHT: (C) 1993, JPO&Japio

DERWENT-ACC-NO: 1993-114335

DERWENT-WEEK:

199932

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Making semiconductor chip thin

independently of wafer

size - by cutting protective plate to

same size as chip

after wafer is made thin, to increase

workability of chip

NoAbstract

PATENT-ASSIGNEE: SONY CORP[SONY]

PRIORITY-DATA: 1991JP-0211207 (August 23, 1991)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE PAGES

MAIN-IPC

JP 05055278 A

March 5, 1993

N/A

006

H01L 021/56

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 05055278A

N/A

1991JP-0211207

August 23, 1991

INT-CL (IPC): H01L021/304, H01L021/56, H01L021/78

RELATED-ACC-NO: 1999-381679

ABSTRACTED-PUB-NO: JP 05055278A

EQUIVALENT-ABSTRACTS:

CHOSEN-DRAWING: Dwg.1/6

TITLE-TERMS: SEMICONDUCTOR CHIP THIN INDEPENDENT WAFER SIZE

CUT PROTECT PLATE

SIZE CHIP AFTER WAFER MADE THIN INCREASE WORK

CHIP NOABSTRACT

DERWENT-CLASS: L03 U11

CPI-CODES: L04-C07E; L04-C12;

EPI-CODES: U11-C06A2; U11-E02A1;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C1993-051026 Non-CPI Secondary Accession Numbers: N1993-086877

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-55278

(43)公開日 平成5年(1993)3月5日

H 0 1 L 21/56 E 8617-4M 21/304 3 2 1 B 8831-4M 21/78 L 8617-4M 9168-4M H 0 1 L 21/92 B 7352-4M 23/12 L 審査請求 未請求 請求項の数 4 (全 6 頁) 最終頁に (21)出願番号 特願平3-211207 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川 6 丁目 7番35号 株式会社内	(51)Int.CL*		識別記号			庁内整理番号	FΙ				技術表示會別
21/78 L 8617-4M 9168-4M H 0 1 L 21/92 B 7352-4M 23/12 L 審査請求 未請求 請求項の数4(全 6 頁) 最終頁に (21)出願番号 特願平3-211207 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川 6 丁目 7番35号 (72)発明者 西野 友規 東京都品川区北品川 6 丁目 7番35号ン	H01L	21/56			E	8617-4M					
9168-4M H 0 1 L 21/92 B 7352-4M 23/12 L 審査請求 未請求 請求項の数 4 (全 6 頁) 最終頁に (21)出願番号 特願平3-211207 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川 6 丁目 7 番35号 (72)発明者 西野 友規 東京都品川区北品川 6 丁目 7 番35号ン		21/304		3 2 1	В	8831-4M					
7352-4M 23/12 L 審査請求 未請求 請求項の数 4 (全 6 頁) 最終頁に (21)出願番号 特願平3-211207 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川 6 丁目 7番35号 (72)発明者 西野 友規 東京都品川区北品川 6 丁目 7番35号ン		21/78			L	8617—4M					
審査請求 未請求 請求項の数4(全 6 頁) 最終頁に (21)出願番号 特願平3-211207 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川 6 丁目 7番35号 (72)発明者 西野 友規 東京都品川区北品川 6 丁目 7番35号ン						9168-4M	H 0 1	La	21/ 92	В	
(21)出願番号 特願平3-211207 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川 6 丁目 7 番35号 (72)発明者 西野 友規 東京都品川区北品川 6 丁目 7 番35号ン						7352-4M	J		23/ 12	L	
(22)出願日 平成3年(1991)8月23日 東京都品川区北品川6丁目7番35号 (72)発明者 西野 友規 東京都品川区北品川6丁目7番35号ン							審査請求 未記	青求	請求項の数4(全	6 頁)	最終頁に続く
(22)出願日 平成3年(1991)8月23日 東京都品川区北品川6丁目7番35号 (72)発明者 西野 友規 東京都品川区北品川6丁目7番35号ン	(21)出願番号	}	特顯平3-211207			(71)出顧	人(000002185			
(72)発明者 西野 友規 東京都品川区北品川 6 丁目 7 番35号ン									ソニー株式会社		
東京都品川区北品川 6 丁目 7 番35号ン	(22)出願日		平成3年(1991)8月23日]	東京都品川区北品	川6丁目	7番35号
, , , , , , , , , , , , , , , , , , ,	1						(72)発明	者	西野 友規		
株式会社内						•	·]	東京都品川区北品	川6丁目:	7番35号ソニー
, , , , , , , , , , , , , , , , , , ,								1	株式会社内		
(74)代理人 弁理士 高橋 光男							(74)代理	人:	弁理士 高橋光	男	
							İ				


(54)【発明の名称】 半導体装置

(57)【要約】

【目的】半導体チップそのものの厚みを半導体ウエハの 大きさによらず薄くさせながら、製造工程における半導 体チップの取り扱い作業性を向上させ、かつ、小型、薄 型の半導体装置を得る。

【構成】樹脂膜3を保護強化板としながら半導体ウエハ 1を薄くし、かつ、半導体チップ2上の樹脂膜3から突 起電極5を突出させて外部接続端子とし、樹脂膜3の大 きさを半導体チップ2と同一になるように切断する。

【効果】高信頼性で取り扱い容易な、小型、薄型の半導体装置が得られる。



【特許請求の範囲】

【請求項1】 半導体チップの側面および下面が露出 し、前記半導体チップ上面にこれとほぼ同一の大きさを 有する樹脂部が形成され、前記樹脂部の上面から突起電 極が突設されていることを特徴とする半導体装置。

【請求項2】 前記樹脂部の最表面の主部に絶縁保護強 化膜が形成されていることを特徴とする特許請求項1に 記載の半導体装置。

【請求項3】 前記突起電極が埋設された樹脂部を保護 強化板としながら半導体ウエハ裏面部を除去させたこと 10 を特徴とする特許請求項1に記載の半導体装置の製造方 法.

【請求項4】 前記樹脂部から突起電極先端部および半 導体ウエハの切断領域を露出させた後に、樹脂部最表面 および切断領域表面に絶縁保護強化膜を形成し、切断領 域を切断することを特徴とする特許請求項1に記載の半 導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体チップのバッド電 20 極膜上に形成された突起電極先端部を外部接続端子とな す半導体装置に関する。

[0002]

【従来の技術】一般にパターン形成が完了した半導体ウ エハは裏面研削法を用いて所定の厚みに研削される。こ の裏面研削法は、保護フィルムとなる塩化ビニールなど を基材とする軟質性フィルムを半導体ウエハのパターン 面に貼り付け、軟質フィルム上から半導体ウエハを均一 に加圧して回転させながら、ダイヤモンド粒が樹脂中に るものである.

【0003】そして研削された半導体ウエハのスクライ ブラインを切断して個々の半導体チップに分割し、半導 体チップと外部端子リードとをボンディングワイヤある いはTABリードなどを介して相互に電気的に接合さ せ、樹脂封止後に外部端子リードを加工形成させるとい うものが一般的な技術であった。

【0004】また、半導体ウエハ上にAuバンプなどの 突起電極を形成させるには、前記裏面研削法による半導 体ウエハ裏面を研削し、除去する前もしくは後に、Cr 40 などのバリア金属膜を形成して、Au電解メッキ法によ りAuバンプを選択的に形成させていた。

[0005]

【発明が解決しようとする課題】半導体装置は、コンピ ュータ、ワークステーション、パーソナルコンピュー タ、ワードプロセッサ、携帯電話、小型携帯カムコーダ などのあらゆる機器に多量に搭載されている。近年、こ れらの機器の小型化、軽量化の進展は著しく、また、今 後これらの機器の小型化、軽量化そして高性能化、高機

半導体装置の小型化、薄形化、高信頼性化への要求は、 半導体素子の高集積化、高機能化という要求と合わせて 加速度的に増大していくものと予測される。しかしなが ら、半導体ウエハの大口径化の進展にともない従来の裏 面研削法による半導体ウエハ厚の加工には、ハンドリン グ時もしくは研削時の半導体ウエハの破損防止という制 約により厚みを薄くすることに限界が生じ、この結果、 半導体装置に収納する半導体チップが厚くなり、半導体 装置の薄形化ひいては機器の薄形化を阻害する要因とな っている。さらに、半導体ウエハは裏面研削時のAuバ ンプへの荷重集中による半導体ウエハの破損を回避する ために、Auバンプの形成を裏面研削後に行っているの が一般的であり、Auバンプを形成した後に裏面研削を 行うことは、荷重の局部集中による半導体ウエハの破損 を回避することを考慮すると、非常な困難さを伴うおそ れがあった。

【0006】一方、機器内での半導体装置が占める実装 面積は、半導体素子の高集積化、高機能化にともない増 大する方向にあり、特に、従来の半導体装置の内側はボ ンディングワイヤ、インナーリードなどの電気的導通経 路を必要とし、かつ、半導体装置の外側には接合を得る ためのアウターリードを必要とするために本質的に実装 面積は大きくなり、さらには、樹脂厚みと半導体チップ 厚みからなる実装高さも高くなり、これらのことが半導 体装置の小型化、軽量化を阻害し、ひいては、機器の小 型化、軽量化を阻害する要因となっていた。

【0007】さらに、研削後に分割される半導体チップ の素子面は外部からのわずかな力により簡単に損傷を受 けやすく、組立工程や実装工程における半導体チップの 練入された粒石により半導体ウエハ裏面を研削、除去す 30 ハンドリングや装置条件の設定には細心の注意が必要で あった。

> 【0008】本発明は、半導体ウエハを裏面研削により 薄く加工しても半導体ウエハ破損が生じないようにする ことと同時に半導体チップの素子面への損傷が生じない ようにすること、そして、2次元的な電気的導通経路を 最小にして実装面積を小さくし、かつ、樹脂厚みおよび 半導体チップ厚みを最小にして実装高さを小さくするこ とを目的としている。

[0009]

【課題を解決するための手段】本発明の半導体装置は、 前述のような課題を解決するものであって、その概要を 説明すればつぎの通りである。すなわち、外部接続端子 となる突起電極を埋設した樹脂部を保護強化板としなが ら半導体ウエハ裏面部を研削して半導体ウエハを薄く し、この樹脂部から突起電極先端部および半導体ウエハ のスクライブラインを露出させた後に樹脂部最表面の主 部およびスクライブライン部表面に絶縁保護強化膜を形 成してからスクライブラインを切断して半導体装置を構 成させ、そして、この半導体装置上部の樹脂部の上面か 能化はさらに進むことから、これらの機器に搭載される 50 ら突設された突起電極が外部接続端子として電気的かつ 機械的接合を得るように構成したものである。 [0010]

【作用】前述の手段によれば、半導体ウエハを裏面研削 により薄く加工しても半導体ウエハ上に形成された樹脂 部が保護強化板として機能するために、裏面研削中およ びハンドリング時の半導体ウエハ破損を回避できると同 時に、租立工程や実装工程におけるベア状態での半導体 チップのハンドリングはなくなり、半導体チップの素子 面への損傷も回避できる。また、半導体装置上部の樹脂 部の大きさと半導体チップの大きさをほぼ同一となるよ うにし、前記半導体装置の上部に形成された樹脂部の上 面から外部接続端子となる突起電極を突設することによ り、容易に2次元的な電気的導通経路を最小にし、か つ、樹脂厚みおよび半導体チップ厚みを薄くさせた小 型、薄型の半導体装置を形成することができる。

[0011]

【実施例】本発明の第1の実施例を図1および図2にも とづいて説明する。図1は本発明の第1の実施例の半導 体装置を示す斜視図であり、図2は第1の実施例の半導 体装置の製造方法について説明する断面図である。図1 は表面に樹脂膜3および突起電極5を形成した半導体ウ エハ1を個々の半導体チップ2の大きさに切断した状態 を示しており、切断前において表面に樹脂膜3を形成し た状態で半導体ウエハ1の裏面を裏面研削法を用いて鐘 面状に研削を行って、半導体ウエハ1の厚みを薄く加工 した後、スクライブライン4をダイシングブレードを用 いて切断している。この半導体ウエハ1の裏面の研削 は、裏面研削前に半導体ウエハ1の表面に樹脂膜3を形 成させることにより、樹脂膜3を保護強化板として機能 させ、6インチ径の半導体ウエハ1であればウエハプロ 30 セス加工時の厚みが約0.6mmのものが裏面研削法に より0.35mm~0.4mm程度まで半導体ウエハ1 の厚みを薄く加工でき、8インチ径の半導体ウエハ1で あってもウエハプロセス加工時の厚みがO.7mm程度 のものが同様に〇、4mm~〇、5mm程度まで半導体 ウエハ1の厚みを薄く加工できる。このことにより、半 導体ウエハ1の厚み、すなわち、半導体ウエハ1の大き さ如何に関わらず半導体ウエハ1の厚みを薄く加工する とができる。ここで、この樹脂膜3を形成する樹脂材料 には、例えば低応力、高耐熱性を有するポリイミド樹脂 を用いており、樹脂部の形成方法には一般によく用いら れているポリイミド樹脂をスピンコーティングした後に 熱硬化させる方法を用いている。また所定の樹脂膜厚を 得るためには、スピンコーティングを繰り返すことによ り容易に得られる。なお、半導体ウエハ1の表面に形成 される樹脂膜3の樹脂材料としては、前述のようなポリ イミド樹脂の代わりに、低応力、低収縮性を有するエポー キシ系の樹脂を用いることも可能であり、所定の樹脂膜 3の厚みはスキージ印刷法を用いることにより容易に得

の機能はさらに向上することになる。

【0012】本発明の第1の実施例の半導体装置の製造 方法を図2にもとづいて説明する。まず、第1の工程で は図2Aに示すように、パターンが形成されたO.6m m程度の厚みを有する半導体ウエハ1の電極パッド上 に、クロム薄膜を介して電解メッキ法により選択的にA uメッキを施し、円柱状の突起電極5を約100 mmの 高さで形成する。つぎに、第2の工程では図2Bに示す ように、半導体ウエハ1上に突起電極5の上端部を覆う 程度の厚みで樹脂膜3を形成する。そして、第3の工程 では図20に示すように、この樹脂膜3を保護強化板お よび接着剤として半導体ウエハ1の裏面を裏面研削法に より研削し半導体ウエハ1の厚みを0.4mm程度とな るように薄く加工する。第4の工程では図2Dに示すよ 'うに、半導体ウエハ1の上部に設けられた樹脂膜3の上 面を軽くエッチングし、突起電極5の上端部を露出させ る。 第5の工程では図2Eに示すように、ダイシング ブレードにてスクライブライン4の樹脂膜3を削り取 り、高温乾燥後、プラズマCVD法によりシリコンナイ トライド膜6を突起電極5の上端部を除いて選択的に形 成させる。最後に、第6の工程では図2下に示すよう に、ダイシング用粘着性テープ (図示せず) にこの半導 体ウエハ1を貼り、スクライブライン4で半導体ウエハ 1を完全にダイシングブレードにて削りとり、1個1個 の半導体チップ2に分離する。なお、スクライブライン 4の樹脂膜3を取り除くためには、第5の工程で説明し たような物理的な方法だけではなく、化学的エッチング による方法も可能である。一方、シリコンナイトライド 膜6の形成は、絶縁強化保護としての機能は若干低下す るが、樹脂膜3の軽いエッチング直後に行うことも可能 である。

【0013】さらに、図1において前述のように個々の 半導体チップ2の大きさに切り出された半導体装置は、 既に説明した通り裏面研削を施されて薄くなった半導体 チップ2の上面に樹脂膜3が形成されており、この樹脂 膜3の上面からは半導体チップ2のパッド電極に対して 垂直に形成された円柱状の突起電極5の先端部が突出し ており、その突起電極5は電解メッキ法を用いて形成さ れたΑu電極であり、その高さは80μm~100μm である。ただし、この突起電極5の形状は、円柱状であ っても良いし、角柱状であっても良い。一方、この突起 電極5の突出量は、突起電極5の高さ、樹脂膜3の厚 み、そして、接合安定性から決定され、第1の実施例で は20µm程度を突出させている。また、第1の実施例 では、半導体チップ2の側面がダイシングされた状態で 露出しており、同様にその裏面が研削された状態で露出 している。さらに、図1では特に図示してはいないが、 これら半導体チップ2の側面、裏面および突起電極5表 面を除いた樹脂膜3最表面には半導体装置としての信頼 ることができ、この結果、樹脂膜3の保護強化板として 50 性を高めるためのシリコンナイトライド膜6がアラズマ CVD法により200℃~250℃の比較的低温で1μ m程度形成され、樹脂膜3への水分吸湿による半導体装置の信頼性低下を防ぐ絶縁強化保護膜としている。

【0014】本発明の第1の実施例の半導体装置を種々 の実装形態に適合できることを示すプリント配線板への 接合方法を図3にもとづいて説明する。図3は、図1に 示した本発明の第1の実施例の半導体装置のプリント配 線板への接合方法を示す断面図である。 図3Aにしめす ように、フットパターン8が形成されたプリント配線板 7へ半導体装置が直接フェイスダウンボンディングされ 10 ており、フットパターン8上に予め設けられたAuバン プ9と半導体チップ2の突起電極5が熱圧着により合金 接合されている。またこの合金接合部を含めた半導体装 置の信頼性を高めるために、半導体装置の周縁部をエボ キシ系の封止樹脂10をポッティング法で封止してい る. 図3Bに示すように、図3Aに示した半導体装置の 裏面に高熱伝導性のシリコン系接着剤11を塗布し、放 熱板12となるA1合金板を貼付け、半導体装置からの 放熱性を積極的に向上させている。 図3 Cは、半導体装 置に形成された突起電極5のピッチが微細な場合につい 20 ての実施例であり、通常のテープキャリア方式のTAB テープと半導体チップ2との接合方法と全く同一な方法 で、第1の実施例の半導体装置とTABテーブ13とを 突起電極5を介して接合させ、そして、このTABテー プ13のリードの終端部とプリント配線板7上のフット パターン8とを半田接合法を用いて接合させ、この半田 接合部を含む半導体装置の周縁部を図3A、図3Bと同 様にエポキシ系の封止樹脂10でポッティング法により 封止させた例である。

図3Dは、図3Cで説明した半導 体装置裏面に高熱伝導性のシリコン系接着剤11を塗布 30 し、放熟板12となるA1合金板を貼り付け、半導体装 置からの放熟性を向上させている。

【0015】次に、本発明の第2の実施例を図4にもとづいて説明する。図4Aは、本発明の第2の実施例の半導体装置を示す斜視図であり、図4Bは図4Aの側面図を示している。図4A、図4Bに示すように、裏面研削により薄く加工された半導体チップ2上に2つの異なる高さを有した突起電極5が千鳥状に半導体チップ2の内側に形成されている。そして、半導体チップ2の内側に形成された突起電極5の配列には低い突起電極5が、その外側に形成された突起電極5の配列には低い突起電極5が形成され、突出量が20μm前後となるように樹脂膜3が段状に形成されている。このように半導体装置を構成したことにより、半導体チップ2上の突起電極5が微細ピッチとなっても、隣接リード間のショートが生じにくいTABボンディングが容易に行えるようになる。【0016】つぎに本発明の第3の実施例および第4の

実施例を、図5および図6にもとづいて説明する。図5 図法よび図6は、それぞれ第3の実施例および第4の実施 【区例の半導体装置を示す斜視図である。図5に示す第3の 50 図。

の樹脂膜3に凹部14を形成させてあり、この凹部14を、図3Aに示す突起電極5とフットパターン8との接合材料にAuバンプ9の代わりに半田を用いたときに、隣接した突起電極5間での半田ブリッジによるショートを防ぐための半田だまりの役目を持たせている。一方、図6に示す第4の実施例は、半導体装置に突設させた突起電極5の上端部と円柱側部のうちの外側部を露出させた例であり、ブリント配線板7に凹状の半導体装置収納部(図示せず)と前記半導体装置収納部の側面に縦状の

実施例は、半導体装置に突出させた突起電極5の周囲部

起電極5の上端部と円在側部のうちの外側部を露出させた例であり、プリント配線板7に凹状の半導体装置収納部(図示せず)と前記半導体装置収納部の側面に縦状の導体パターン(図示せず)と底面に導体パターンを連続して設け、第4の実施例に示した半導体装置をプリント配線板7の半導体装置収納部に収納し、半導体装置の突起電極5の上端部と円柱側部とを前記導体パターンとを半田接合させるようにして半田接合時の信頼性向上をはかると同時に、プリント配線板7への実装時の高さの低減をはかっている。

【0017】以上説明してきたように、本発明の半導体 装置は半導体チップ2の表面に樹脂膜3を形成すること により、半導体ウエハ1の破損、半導体チップ2の素子 面の損傷を生じないようにすることができる。また、プ リント配線板7への実装時の2次元的な電気導通経路を 最小にすると同時に実装高さを小さくすることができ る。

[0018]

【発明の効果】本発明により得られる効果は、半導体ウエハを裏面研削により薄く加工しても半導体ウエハ上に形成された樹脂部が保護強化板として機能することにより裏面研削中およびハンドリング時の半導体ウエハ破損は回避できるようになったと同時に、組立工程や実装工程におけるベア状態の半導体チップのハンドリングがなくなり半導体チップの素子面への損傷も回避できるようになった。また、半導体装置上部の樹脂部の大きさと半導体チップの大きさをほぼ同一となるようにし、前記半導体装置上部の樹脂部の上面から外部接続端子となる突起電極を突設することにより、容易に、2次元的な電気的導通経路が最小で、かつ、樹脂厚みおよび半導体チップ厚みを薄くさせた高信頼性で小型かつ薄形の半導体装置を形成できるようになった。

0 【図面の簡単な説明】

【図1】本発明の第1の実施例の半導体装置を示す斜視 図.

【図2】本発明の第1の実施例の半導体装置の製造方法 について説明する断面図。

【図3】本発明の第1の実施例の半導体装置のアリント 配線板への接合方法を示す断面図。

【図4】本発明の第2の実施例の半導体装置を示す斜視 図および断面図。

【図5】本発明の第3の実施例の半導体装置を示す斜視 図. 7

【図6】本発明の第4の実施例の半導体装置を示す斜視 図である。

【符号の説明】


- 1 半導体ウエハ
- 2 半導体チップ
- 3 ポリイミド樹脂膜
- 4 スクライブライン
- 5 突起電極

6 シリコンナイトライド膜


- 7 プリント配線板
- 8 フットパターン
- 9 Auバンプ
- 10 封止樹脂
- 11 シリコン系接着剤
- 12 放熱板
- 13 TABテープ


【図1】

11





【図4】






【図2】







【図5】


Ε














フロントページの続き

(51) Int. Cl.⁵

識別記号 庁内整理番号 FI

技術表示箇所

HO1L 21/321

23/12

23/28

A 8617-4M